|
日期 |
講員 |
性質 |
主題 |
| 2015.4.8 |
黃錫瑜 教授 |
工研院 3-hour技術演講 |
Die-to-Die Interconnect
Testing, Repair, and Monitoring for Multi-Die ICs |
|
2015.4.11 |
黃錫瑜 教授 |
【積體電路測試論壇】(VTTF) 30-minute 技術演講 |
Testing Delay
Faults in A Clock Tree |
|
2015.4.12 |
黃錫瑜 教授 |
台科大 1-hour技術演講 |
如何讓晶片變的長壽? |
|
2015.4.15 |
黃錫瑜 教授 |
聯詠科技 1.5-hour技術演講 |
All-Digital
Phase-Locked Loop Compiler |
|
2015.5.21 |
黃錫瑜 教授 |
聯電 1.5-hour技術演講 |
Knowing the
Delay of Every Interconnect in Silicon |
|
2015.6.4 |
黃錫瑜 教授 |
力成科技 1-hour技術演講 |
Smart
Boundary Scan Test Method |
|
2015.7.13 |
黃錫瑜 教授
|
VLSI Test Technology Workshop(VTTW) 1.5-hour
tutorial
|
Circuit and
Methodology for Non-Intrusive Transition-Time Monitoring for
Die-to-Die Interconnects |
